

TRANSMITTAL LETTER
(General - Patent Pending)

Docket No.
JP920020021US1

In Reply, Application Of: **Kazuhiro Umemoto**

Serial No.
10/708,809

Filing Date
03/26/2004

Examiner
Unknown

Group Art Unit
Unknown

Title: **SEMICONDUCTOR DEVICE**


TO THE COMMISSIONER FOR PATENTS:

Transmitted herewith is:

1. Certified copy of Japanese Patent Application 2003-087826;
2. Cover letter for Certified copy;
3. Return Postcard.

in the above identified application.

- ☒ No additional fee is required.
- ☐ A check in the amount of _____ is attached.
- ☒ The Director is hereby authorized to charge and credit Deposit Account No. _____ as described below.
- ☐ Charge the amount of _____
- ☒ Credit any overpayment.
- ☒ Charge any additional fee required.



Signature

Dated: 4-2-04

Richard A. Henkler, Reg. # 39,200
IP Law Department, 972E
IBM Corporation
1000 River Street
Essex Junction, VT 05452
Telephone: 802-769-8585

I certify that this document and fee is being deposited
on 04/02/04 with the U.S. Postal Service as
first class mail under 37 C.F.R. 1.8 and is addressed to the
Commissioner for Patents, P.O. Box 1450, Alexandria, VA
22313-1450.



Signature of Person Mailing Correspondence

C. Mueller

Typed or Printed Name of Person Mailing Correspondence

CC:



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE
PATENT APPLICATION

Applicant: Kazuhiro Umemoto
Serial No.: 10/708,809
Filed: 03/26/2004
Title: SEMICONDUCTOR DEVICE

Art Unit: Unknown
Examiner: Unknown
Atty. Docket: JP920020021US1

Honorable Commissioner of Patents and Trademarks
Alexandria, VA 22313-1450

Sir:

Applicants are hereby submitting a certified copy of the foreign application, Japanese Patent Application 2003-087826, filed on March 27, 2003, as specified in 35 U.S.C. 119(b).

Respectfully submitted,

Date: 4-2-04

By: 

Richard A. Henkler, Reg. No. 39,220
IP Law Department
IBM Corporation
1000 River Street
Essex Junction, VT 05452
Tel.: 802-769-8585

CERTIFICATE OF MAILING OR FAXING

I, hereby, certify that on the date shown below, this correspondence is being sent by:

MAIL

☒ deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Assistant Commissioner for Patents, Alexandria, VA 22313-1450

04/02/04
Date

FACSIMILE

☐ transmitted by facsimile to the Patent and Trademark Office

C. Mueller

Name


Signature

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 3 月 2 7 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 0 8 7 8 2 6
Application Number:
[ST. 10/C] : [J P 2 0 0 3 - 0 8 7 8 2 6]

出 願 人 インターナショナル・ビジネス・マシーンズ・コーポレーシ
Applicant(s): ョン

2 0 0 3 年 1 0 月 2 8 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 JP9020021

【提出日】 平成15年 3月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/00

【発明者】

【住所又は居所】 滋賀県野洲郡野洲町大字市三宅 8 0 0 番地 日本アイ・ビー・エム株式会社 野洲事業所内

【氏名】 梅本 一寛

【発明者】

【住所又は居所】 滋賀県野洲郡野洲町大字市三宅 8 0 0 番地 日本アイ・ビー・エム株式会社 野洲事業所内

【氏名】 清野 さつ夫

【特許出願人】

【識別番号】 390009531

【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コーポレーション

【代理人】

【識別番号】 100086243

【弁理士】

【氏名又は名称】 坂口 博

【代理人】

【識別番号】 100091568

【弁理士】

【氏名又は名称】 市位 嘉宏

【代理人】

【識別番号】 100108501

【弁理士】

【氏名又は名称】 上野 剛史

【復代理人】

【識別番号】 100104444

【弁理士】

【氏名又は名称】 上羽 秀敏

【手数料の表示】

【予納台帳番号】 165170

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9706050

【包括委任状番号】 9704733

【包括委任状番号】 0207860

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項 1】 基板と、

前記基板上にマウントされた第 1 の半導体チップと、

前記第 1 の半導体チップ上にマウントされ、前記第 1 の半導体チップよりもサイズが小さくかつ前記第 1 の半導体チップよりも薄い第 2 の半導体チップとを備えたことを特徴とする半導体装置。

【請求項 2】 請求項 1 に記載の半導体装置であって、

前記第 1 の半導体チップの上面に対向する前記第 2 の半導体チップの下面の縁が削られたことを特徴とする半導体装置。

【請求項 3】 基板と、

前記基板上にマウントされた第 1 の半導体チップと、

前記第 1 の半導体チップ上にマウントされ、前記第 1 の半導体チップよりもサイズが小さい第 2 の半導体チップとを備え、

前記第 1 の半導体チップの上面に対向する前記第 2 の半導体チップの下面の縁が削られたことを特徴とする半導体装置。

【請求項 4】 請求項 1 ～請求項 3 のいずれか 1 項に記載の半導体装置であって、

前記第 2 の半導体チップは前記第 1 の半導体チップ上の中央よりも端寄りにマウントされたことを特徴とする半導体装置。

【請求項 5】 請求項 1 ～請求項 4 のいずれか 1 項に記載の半導体装置であって、

前記第 1 の半導体チップのサイズは前記第 2 の半導体チップのサイズの 2 倍以上であることを特徴とする半導体装置。

【請求項 6】 請求項 1 ～請求項 5 のいずれか 1 項に記載の半導体装置であって、

前記第 1 の半導体チップの厚さは前記第 2 の半導体チップの厚さの 1. 2 倍以上であることを特徴とする半導体装置。

【発明の詳細な説明】**【0 0 0 1】****【発明の属する技術分野】**

本発明は、半導体装置に関し、さらに詳しくは、2枚以上の半導体チップを積み重ねて樹脂で封止したDCS (Dual Chip Stack) 半導体装置に関する。

【0 0 0 2】**【従来の技術】**

FPGA (Fine pitch Ball Grid Array) 等では、DCS 半導体装置がしばしば採用される。図7は、従来のDCS 半導体装置の構造を示す断面図である。

【0 0 0 3】

図7を参照して、このDCS 半導体装置1は、基板11と、SRAM (Static Random Accesses Memory) 等の電気回路 (図示せず) を含むボトム半導体チップ12と、フラッシュメモリ等の電気回路 (図示せず) を含むトップ半導体チップ13とを備える。ボトム半導体チップ12は、接着ペースト14により基板11上にマウントされる。トップ半導体チップ13は、ボトム半導体チップ12上に接着ペースト15によりマウントされる。基板11上にはさらに、ボトム半導体チップ12及びトップ半導体チップ13を覆うように樹脂16がモールドされる。

【0 0 0 4】

従来のDCS 半導体装置1ではボトム半導体チップ12及びトップ半導体チップ13のサイズが同じであるため、これらが樹脂16のモールド工程で熱膨張しても発生する応力は同じである。したがって、これが原因でDCS 半導体装置1が反ることはない。ただし、樹脂16の熱膨張係数は半導体チップ12、13と異なり、また、樹脂16は収縮することもあるため、これが原因でDCS 半導体装置1は図8に示すように反ることがある。しかし、反った場合でも、ボトム半導体チップ12及びトップ半導体チップ13の反り量は同じ程度である。したがって、DCS 半導体装置1内で応力が集中して発生することはない。

【0 0 0 5】

従来のDCS 半導体装置1ではトップ半導体チップ13のサイズはボトム半導

体チップ12のサイズと同じであるが、このトップ半導体チップ13に代えて、図9に示すようにボトム半導体チップ12よりもサイズの小さいトップ半導体チップ21を採用したDCS半導体装置2を想定する。なお、このDCS半導体装置2は本発明の課題を説明するためのものであって、先行技術を構成するものではない。

【0006】

このDCS半導体装置2では、従来のDCS半導体装置1ではトップ半導体チップ13が存在した部分に樹脂16が充填される。樹脂16の熱膨張係数は半導体チップ12、21と大きく異なるため、このDCS半導体装置2は図10に示すように反りやすい。しかも、トップ半導体チップ21のサイズがボトム半導体チップ12のサイズよりも小さいため、ボトム半導体チップ12の反りの方がトップ半導体チップ21の反りよりも大きくなる。したがって、トップ半導体チップ21の下面の縁211がボトム半導体チップ12の上面に接触する付近やボトム半導体チップ12の下面の縁121が基板11の上面に接触する付近などに応力が集中する。その結果、ボトム半導体チップ12や基板11の上面に損傷を与える可能性がある。この問題は、トップ半導体チップ21の位置がボトム半導体チップ12の中央よりも端に近くなるほど顕著になる。応力が非対称に発生するからである。

【0007】

このような問題を解決する1つの方法として、接着ペースト14、15を厚くすることが考えられる。しかし、DCS半導体装置2をプリント配線基板等にリフロー法により半田付けするとき、接着ペースト14、15内で水蒸気爆発現象が起きる可能性がある。

【0008】

【特許文献1】

特開平10-116936号公報

【特許文献2】

特開平11-354687号公報

【特許文献3】

特開 2000-228407 号公報

【0009】

【発明が解決しようとする課題】

本発明の目的は、反りにより発生した応力が内部の半導体チップに与える損傷を抑えた半導体装置を提供することである。

【0010】

【課題を解決するための手段】

本発明による半導体装置は、基板と、第1の半導体チップと、第2の半導体チップとを備える。第1の半導体チップは基板上にマウントされる。第2の半導体チップは第1の半導体チップ上にマウントされ、第1の半導体チップよりもサイズが小さくかつ第1の半導体チップよりも薄い。

【0011】

この半導体装置では、第2の半導体チップは第1の半導体チップよりもサイズが小さいが、第1の半導体チップは第2の半導体チップよりも厚いため、半導体装置が反っても応力は集中して発生し難い。したがって、第2の半導体チップが第1の半導体チップに与える損傷は抑えられる。

【0012】

本発明によるもう1つの半導体装置は、基板と、第1の半導体チップと、第2の半導体チップとを備える。第1の半導体チップは基板上にマウントされる。第2の半導体チップは第1の半導体チップ上にマウントされ、第1の半導体チップよりもサイズが小さい。第1の半導体チップの上面に対向する第2の半導体チップの下面の縁は削られる。

【0013】

この半導体装置では、第2の半導体チップは第1の半導体チップよりもサイズが小さいが、第2の半導体チップの下面の縁が削られているため、半導体装置が反っても応力は集中して発生し難い。したがって、第2の半導体チップが第1の半導体チップに与える損傷は抑えられる。

【0014】

【発明の実施の形態】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。

【0015】

[第1の実施の形態]

図1は、本発明の第1の実施の形態によるDCS半導体装置の外観を示す上面図である。図2は、図1中のI I - I I線に沿った断面図である。

【0016】

図1及び図2を参照して、このDCS半導体装置3は、ガラスエポキシ樹脂等からなる基板11と、所定の電気回路（図示せず）を含むボトム半導体チップ31と、所定の電気回路（図示せず）を含むトップ半導体チップ32とを備える。ボトム半導体チップ31に含まれる電気回路とトップ半導体チップ32に含まれる電気回路の組み合わせとしては、たとえばロジック回路とアナログ回路、ロジック回路とメモリなどを挙げることができる。

【0017】

ボトム半導体チップ31は接着ペースト14により基板11上にマウントされる。トップ半導体チップ32はボトム半導体チップ31上に接着ペースト15によりマウントされる。ボトム半導体チップ31はワイヤボンディングにより基板11と電氣的に接続される。トップ半導体チップ32はワイヤボンディングによりボトム半導体チップ31及び基板11と電氣的に接続される。トップ半導体チップ32はワイヤボンディング長の限界によりボトム半導体チップ31上の中央ではなく端に寄せてマウントされる。

【0018】

基板11上にはさらに、ボトム半導体チップ31及びトップ半導体チップ32を覆うように樹脂16がモールドされる。

【0019】

このDCS半導体装置3が従来のDCS半導体装置1と異なるところは、トップ半導体チップ32のサイズがボトム半導体チップ31のサイズよりも小さい点と、ボトム半導体チップ31の厚さ t_3 がトップ半導体チップ32の厚さ t_5 よりも厚い点である。ボトム半導体チップ31及びトップ半導体チップ32のサイ

ズは特に限定されないが、ここでは例として、6 mm角 (6 mm×6 mm) 及び 3.5 mm×1.5 mmの組み合わせを挙げることができる。

【0020】

樹脂16の厚さ t_7 内に収まるように、ボトム半導体チップ31の厚さ t_3 は最大にされ、かつトップ半導体チップ32の厚さ t_5 は最小にされる。具体的には、樹脂16の厚さ t_7 を0.700 mmとすると、接着ペースト14及び15の各厚さ t_2 , t_4 として0.040 mm、トップ半導体チップ32の上方スペースの厚さ t_6 として0.150 mmを確保する必要があるため、ボトム半導体チップ31及びトップ半導体チップ32の厚さ t_3 及び t_5 は、たとえば0.300 mm及び0.150 mm、あるいは0.350 mm及び0.100 mmにされる。

【0021】

基板11の厚さ t_1 も特に限定されないが、ここでは例として、0.21 mm、0.26 mm、0.32 mmなどを挙げることができる。

【0022】

図3は、ボトム半導体チップ31の厚さ t_3 と歪みとの関係をボトム半導体チップ31のサイズごとに示すグラフである。横軸はボトム半導体チップ31の厚さ t_3 (mm)を示し、縦軸は応力が最も集中する箇所での歪みの大きさ(任意単位)を示す。また、ボトム半導体チップ31のサイズについて、◆は10 mm角、◇は8 mm角、○は6 mm角、×は4 mm角、*は2.5 mm角を示す。トップ半導体チップ32のサイズを2 mm角に、厚さ t_5 を0.100 mmに固定するとともに、ボトム半導体チップ31のサイズを10.0～2.5 mm角に、厚さ t_3 を0.100～0.500 mmに変化させると、図3のグラフに示すような関係が得られる。

【0023】

図4は、図3に示したサイズ及び厚さを比に換算した場合のグラフである。横軸はトップ半導体チップ32の厚さ t_5 に対するボトム半導体チップ31の厚さ t_3 の比を示す。また、トップ半導体チップ32のサイズに対するボトム半導体チップ31のサイズの比について、◆は5.0、◇は4.0、○は3.0、×は

2. 0、*は1. 5を示す。面積の比はサイズの2乗であるから、サイズの比を面積の比に換算すると、◆は25. 0、◇は16. 0、○は9. 0、×は4. 0、*は2. 25を示すことになる。

【0024】

図3及び図4から明らかなように、トップ半導体チップ32の厚さ t_5 に対するボトム半導体チップ31の厚さ t_3 の比が小さいほど歪みは大きくなる。この関係は、トップ半導体チップ32のサイズに対するボトム半導体チップ31のサイズの比が大きいほど、顕著になる。換言すれば、ボトム半導体チップ31の面積に占めるトップ半導体チップ32の面積の割合が大きいほど、ボトム半導体チップ31の厚さ t_3 は歪みに大きく影響する。

【0025】

したがって、トップ半導体チップ32の厚さ t_5 に比べてボトム半導体チップ31の厚さ t_3 を厚くするほど歪みは小さくなる。たとえばトップ半導体チップ32のサイズに対するボトム半導体チップ31のサイズの比が5. 0の場合（図4中の◆）、ボトム半導体チップ31及びトップ半導体チップ32の厚さ t_3 、 t_5 が同じ0. 100mmだと歪みは最大になるが、ボトム半導体チップ31の厚さ t_3 が0. 500mm（トップ半導体チップ32の厚さ t_5 の5. 0倍）だと歪みは最大の6. 7%まで低減される。また、たとえばトップ半導体チップ32のサイズに対するボトム半導体チップ31のサイズの比が2. 0の場合（図4中の×）、ボトム半導体チップ31の厚さ t_3 が0. 120mm（トップ半導体チップ32の厚さ t_5 の1. 2倍）以上になると、歪みは50. 0よりも小さく、つまり最大の80%程度まで低減される。したがって、ボトム半導体チップ31のサイズがトップ半導体チップ32のサイズの2倍以上になれば、この歪みはさらに低減される。

【0026】

以上のように第1の実施の形態によれば、トップ半導体チップ32がボトム半導体チップ31よりも小さい場合において、ボトム半導体チップ31をトップ半導体チップ32よりも厚くしているため、半導体装置3が反っても発生する応力を小さく抑えることができる。その結果、ボトム半導体チップ31や基板11に

与える損傷を小さく抑えることができる。

【0027】

[第2の実施の形態]

上記第1の実施の形態では、トップ半導体チップ32のサイズがボトム半導体チップ31のサイズよりも小さい場合、反りにより発生する集中応力を低減するため、樹脂16に収まる範囲内で、ボトム半導体チップ31の厚さを最大にし、かつトップ半導体チップ32の厚さを最小にしている。これに対し、第2の実施の形態では、図5に示すように、ボトム半導体チップ12の上面に対向するトップ半導体チップ41の下面の縁411, 412が削られている。

【0028】

一般にトップ半導体チップ41は大板を短冊状にダイシングするダイス工程を経て作成されるので、上記面取りはこのダイス工程でベベルダイシング(bevel dicing)を行うことにより形成すればよい。また、トップ半導体チップ41は直方体形状をなしているので、下面に4つの辺を有する。面取りは4つの辺全てに施されるのが好ましいが、集中応力が最大になる少なくとも1つの辺に施されていてもよい。図5に示した半導体装置4では、ボトム半導体チップ12の中央寄りの縁411に面取りが施されていればよい。面取り幅Cは特に限定されないが、トップ半導体チップ41の厚さが0.150mmの場合には、たとえば0.050～0.100mmにされる。

【0029】

この半導体装置4は図6に示すように反ったとしても、トップ半導体チップ41の下面の縁411, 412が面取りされているので、トップ半導体チップ41の下面の縁411, 412に応力が集中し、ボトム半導体チップ12に損傷を与えることはない。

【0030】

本実施の形態ではトップ半導体チップ41の厚さはボトム半導体チップ12の厚さと同じであるが、上記第1の実施の形態のようにトップ半導体チップ41の厚さをボトム半導体チップ12の厚さよりも薄くしてもよい。要するに、上記第1の実施の形態と本第2の実施の形態を組み合わせてもよい。この場合、集中応

力はさらに低減され、ボトム半導体チップ12や基板11に与える損傷をさらに低減することができる。

【0031】

〔他の実施の形態〕

上記実施の形態ではトップ半導体チップをボトム半導体チップの中央よりも端寄りにマウントしているが、必ずしもその必要はなく中央にマウントしてもよい。また、上記実施の形態では2枚の半導体チップを積み重ねているが、3枚以上の半導体チップを積み重ねてもよい。

【0032】

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態によるDCS半導体装置の外観を示す上面図である。

【図2】

図1に示したDCS半導体装置をI-I線に沿って切断した断面図である。

【図3】

図1に示したDCS半導体装置において、トップ半導体チップのサイズ及び厚さを一定にし、ボトム半導体チップのサイズ及び厚さを変化させた場合の歪みの変化を示すグラフである。

【図4】

図3に示したサイズ及び厚さをトップ半導体チップに対するボトム半導体チップのサイズ及び厚さの比に換算したグラフである。

【図5】

本発明の第2の実施の形態によるDCS半導体装置の構造を示す断面図である。

【図 6】

図 5 に示した D C S 半導体装置が反った状態を模式的に示す断面図である。

【図 7】

従来の D C S 半導体装置の構造を示す断面図である。

【図 8】

図 7 に示した D C S 半導体装置が反った状態を模式的に示す断面図である。

【図 9】

トップ半導体チップのサイズをボトム半導体チップよりも小さくした場合に想定される D C S 半導体装置の構造を示す断面図である。

【図 1 0】

図 9 に示した D C S 半導体装置が反った状態を模式的に示す断面図である。

【符号の説明】

3, 4 半導体装置

1 1 基板

1 2, 3 1 ボトム半導体チップ

3 2, 4 1 トップ半導体チップ


1 6 樹脂

C 面取り幅


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】



【図 10】





【書類名】 要約書

【要約】

【課題】 反りにより発生した応力が内部の半導体チップに与える損傷を抑えた半導体装置を提供する。

【解決手段】 基板 1 1、ボトム半導体チップ 3 1、トップ半導体チップ 3 2 及び樹脂 1 6 を備えた D C S (Dual Chip Stack) 半導体装置 3 において、トップ半導体チップ 3 2 の寸法がボトム半導体チップ 3 1 の寸法よりも小さい場合、D C S 半導体装置 3 が反っても応力が集中して発生し難くなるように、ボトム半導体チップ 3 1 の厚さ t_3 をトップ半導体チップ 3 2 の厚さ t_5 よりも厚くする。

【選択図】 図 2

認定・付加情報

特許出願の番号 特願 2003-087826
受付番号 50300504936
書類名 特許願
担当官 笹川 友子 9482
作成日 平成15年 4月15日

<認定情報・付加情報>

【特許出願人】

【識別番号】 390009531
【住所又は居所】 アメリカ合衆国10504、ニューヨーク州 アーモンク ニュー オーチャード ロード
【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コーポレーション

【代理人】

【識別番号】 100086243
【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 大和事業所内
【氏名又は名称】 坂口 博

【代理人】

【識別番号】 100091568
【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 大和事業所内
【氏名又は名称】 市位 嘉宏

【代理人】

【識別番号】 100108501
【住所又は居所】 神奈川県大和市下鶴間1623番14 日本アイ・ビー・エム株式会社 知的所有権
【氏名又は名称】 上野 剛史

【復代理人】

申請人
【識別番号】 100104444
【住所又は居所】 大阪府大阪市北区天満2丁目2番1号 角野ビル
2階 インテリクス国際特許事務所
【氏名又は名称】 上羽 秀敏

次頁無

特願 2003-087826

出 願 人 履 歴 情 報

識別番号

[390009531]

1. 変更年月日 2000年 5月16日
[変更理由] 名称変更
住 所 アメリカ合衆国10504、ニューヨーク州 アーモンク (番地なし)
氏 名 インターナショナル・ビジネス・マシーンズ・コーポレーション
2. 変更年月日 2002年 6月 3日
[変更理由] 住所変更
住 所 アメリカ合衆国10504、ニューヨーク州 アーモンク ニュー オーチャード ロード
氏 名 インターナショナル・ビジネス・マシーンズ・コーポレーション